

(a)

Patent Abstracts of Japan

PUBLICATION NUMBER

: 05251455

PUBLICATION DATE

28-09-93

APPLICATION DATE

04-03-92

APPLICATION NUMBER

04047154

APPLICANT:

TOSHIBA CORP;

INVENTOR:


TAKEI SAKAE:

INT.CL.

H01L 21/321

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To keep uniform the height of a bump and ensures excellent electrical characteristic by forming an insulated projected area at the surface of semiconductor substrate on which an element region and wirings are formed and then forming a metal film as a bump covering the projected area and electrically connecting the wirings.

CONSTITUTION: This semiconductor device forms an aluminium wiring layer 13 on a silicon substrate 11 via a silicon oxide film 12 as an insulating film and thereafter forms a silicon oxide film 14 as a protection film. A through hole H is opened, a projection 15 consisting of a polyimide film is formed and a conductive film of the three-layer structure of a barrier layer 17, copper layer 18 and a metal layer 19 is formed from the upper layer of this projection 15 to the through hole H. By electrical connection with the aluminium wiring layer 13, a conductive film of the thee-layer structure covering the projection 15 is used as a bump. Thereby, the height of bump is made uniform and good electrical characteristic can be maintained.

COPYRIGHT: (C) JPO

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出額公開番号

特開平5-251455

(43)公開日 平成5年(1993)9月28日

(51) Int.Cl.* 識別記号 庁内整理番号 FΙ 技術表示箇所 H01L 21/321 9168-4M H01L 21/92 T 9168-4M С

審査請求 未請求 請求項の数3(全 4 頁)

(21)出願番号 特顆平4-47154 (71)出願人 000003078 株式会社東芝 (22)出願日 平成4年(1992)3月4日 神奈川県川崎市幸区堀川町72番地 (72)発明者 武居 栄 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (74)代理人 弁理士 木村 高久


(54)【発明の名称】 半導体装置

(57)【要約】

(修正有)

【目的】 本発明は、パンプの高さが均一でかつ電気的 特性の良好な半導体装置を提供することを目的とする。

【構成】 本発明では、素子領域および配線14の形成 された半導体基板11表面に突出するように絶縁性の突 起部15を形成し、この突起部15を覆うと共に配線1 4に電気的に接続するようにパンプとしての金属膜1 7, 18, 19を形成している。





【特許請求の範囲】

【請求項1】 素了領域および配線の形成された半導体 基板表面に突出するように形成された絶縁性の突起部

前記突起部を覆うと共に前記配線に電気的に接続された パンプとしての金属膜とを具備したことを特徴とする半 導体装置。

【請求項2】 前紀金属膜は、前紀基板表面を覆う保護 膜に形成されたスルーホールを介して前記配線に電気的 に接続されていることを特徴とする請求項1記載の半導 10 体装置。

【請求項3】 前記突起部は、耐熱性樹脂で構成されて いることを特徴とする請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に係り、特 に半導体集積回路チップ上へのパンプの形成に関する。 [0002]

【従来の技術】近年、半導体集積回路の分野では、集積 化が進められており、入出力信号や電源電圧を供給する 20 ともある。 ためのパッド教は益々増大し、動作速度の迅速化は進む 一方である。

【0003】このように高密度に集積化された半導体集 積回路の実装に際しては、パッド数の増大に伴い、パッ ドピッチの縮小化がはかられている。しかし、従来のワ イヤボンディング技術では、そのピッチは100μπが 限界であり、またパッド数の増大に伴うワイヤボンディ ングに要する時間の増大も大きな問題となっている。そ こで、このような問題を解決するため、長尺状の可撓性 フィルム基板上に金属箔配線を形成したフィルムキャリ 30 という問題があった。 アやリードフレーム等に、接続用の突起電極(パンプ) を介して、これと半導体集積回路チップのパッドとを接 続するTAB (Tape Automated Bon ding)技術が提唱され、開発が進められている。こ の技術により、パッドピッチが60μm程度の半導体集 検回路まで対応することが可能であるといわれている。

【0004】このTAB方式では、リードフレーム側に パンプを形成するものと半導体装置のチップ側にパンプ を形成するものとがあるが、半導体装置のチップ側にバ ンプを形成するものの場合、半導体装置の形成後にパン 40 **くたがほとすり終われり返したす**

物からを引引

1日を開口し、さらに選択めっきによりこのスリーボー ル目内に開口するAI配線層3から金または半田のめっ き魯5を形成しこれをパンプとして用いるようにしたも tiget site of

【0006】この問題を解決するため、図6に示すよう に、半導体基板1上を覆う絶縁膜2の一部にピアホール hを開口し、このピアホールトからシリコンのエピタキ シャル成長によりシリコン突起部6を形成し、この周辺 または頂部にバリア層7と銅層8と金層9との多層構造 の金属膜を形成しこれをパンプとしたものも提案されて いる (特開昭62-293648)。 この構造では、パ ンプはシリコンで構成されているため基板との熱膨張率 の差がないため、ポンディングに際してクラックが発生 するのを防止することができるという特徴を有してい

[0007]

【発明が解決しようとする課題】 このように、シリコン の選択成長によりバンプを形成する方法では、バンプの 高さのばらつきは低減されまたポンディングに際してク ラックが発生するおそれはないが、パンプの核に半導体 であるシリコンを用いているため、100℃程度の高温 で動作させる場合、シリコンの比抵抗が低下し基板への リーク電流が発生しやすくなり、誤動作の原因となるこ

【0008】また、シリコンのエピタキシャル成長は一 般に800℃以上の高温で行わなければならないため、 600℃程度の耐熱性しかもたないA1配線はこれに耐 えられない。従ってAI配線の形成に先立ち、シリコン のエピタキシャル成長を行い突起部6を形成しておく必 要がある。このため、1 μπ 以下の微細な加工精度を必 要とする半導体集積回路では、フォトリソグラフィに用 いるフォトレジストがこの突起部近傍で薄くなったりし てチップ全域に均一に塗布されず、加工精度が低下する

【0009】本発明は、前記実情に鑑みてなされたもの で、バンブの高さが均一でかつ電気的特性の良好な半導 体装置を提供することを目的とする。

[0010]

【課題を解決するための手段】そこで本発明の半導体装 置では、素子領域および配線の形成された半導体基板表 面に突出するように絶縁性の突起部を形成し、この突起 部を覆うと共に配線に電気的に接続するようにパンプと しての金属膜を形成している。

【0011】望ましくはこの金属膜は、基板表面を覆う ुलाइ# राज्या कर्ने का राज्या

(0013)

【作用】上記構成によれば、突起部の核は絶縁膜で形成 されているため、高温での使用に際してもリーク発生の 医毛毛皮 化二氟苯甲酚催化二酚 医硫酸亚亚

ু বুন মুটা চুটু ওপটি গ্ৰাহ্ম । শ্ৰে**লি**টি । ব

and the second of the second

後に形成することができるため、配線パターンのパター ニング精度を低下させることもない。

【0014】製造に際しては、例えば、素子領域および 配線の形成された半導体基板上に保護膜を形成し、この 保護膜上に半導体基板表面に突出するように絶縁性の突 起部を形成したのちこの保護膜にスルーホールを形成 し、突起を覆うとともにスルーホールを介して配線に電 気的に接続するように、バンプとなる金属膜パターンを 形成する等の方法をとる。

[0015]

【実施例】以下、本発明の実施例について図面を参照し つつ詳細に説明する。

【0016】図1(a) および(b) は、木発明実施例の半 導体装置を示す図である。

【0017】この半導体装置は、シリコン基板11上に 絶縁膜としての酸化シリコン膜12を介してA1配線層 13を形成した後、保護膜としての酸化シリコン膜14 を形成し、これにスルーホールHを開口し、さらにポリ イミド膜からなる突起15を形成し、この突起15の上 と金層19との3層構造の導体膜を形成し、A1配線層 13との電気的接続を行うことにより、この突起15上 を覆う3層構造の導体膜をバンプとして用いるようにし たことを特徴とするものである。

【0018】すなわち、この構造ではパンプとなる突起 15の下地は、シリコン基板11上に形成された酸化シ リコン膜12と保護膜としての酸化シリコン膜14とで あり、3層膜のパターンはこの突起15を覆うとともに スルーホールH内に露呈するAI配線層13上を覆うよ うに形成されている。

【0019】次にこの半導体装置の製造方法について説 明する。

【0020】まず、所望の素子領域の形成されたシリコ ン基板11上に絶縁膜としての酸化シリコン膜12を形 成しさらにスパッタリング法によりA1薄膜を形成しフ ォトリソグラフィを用いてこれをパターニングしA 1配 線層13を形成する。

【0021】さらに、図2(a) に示すようにCVD法に より保護膜としての酸化シリコン膜14を形成し、フォ トリングラフィによりスルーナールロを開口する。

起15の上層からスルーホール目にかけてパリア間17 と銅磨18と金層19との3層構造の導体膜を形成し、 A 1 配線圏 1 3 との電気的接続を行い、図 1 (a) および (b) に示した半導体装置が完成する。

【0024】このようにして、この突起15上を覆う3 **層構造の導体膜によって形成されたパンプをもつパンプ** 付き半導体装置が得られる。

【0025】このパンプをリードフレームあるいはフィ ルムキャリアの所定のインナーリードに直接ポンディン 10 グを行うことにより、電気的接続を行い、樹脂封止をお こなって実装がなされる。

【0026】この構造ではパンプとなる突起15はポリ イミド膜で形成されており、シリコンを用いた場合のよ うなリーク発生のおそれはない。またこの構造ではA1 配線層の形成後に突起を形成すれば良いため、配線パタ ーンの精度を低下させることもない。

【0027】ここで、突起の高さは6μm (5~10μ □ 程度) であるが、導体膜のパターニングに際し、写真 触刻法で用いるフォトレジスト膜を突起部の周辺で均一 層からスルーホールHにかけてパリア層17と銅層18 20 に塗布するのは困難であるが、数十 $\mu \pi$ 程度の比較的大 きい形状のパンプであるため、加工上の不都合は少な

> 【0028】なお、前記実施例で突起の形成にポイリイ ミドを用いたのは、均一な膜厚を得ることができるこ と、および下地との密着性が良好であること、300℃ 以上の耐熱性を有し、後続の導体膜の形成時における熱 に耐え得るという点である。しかしながら、このような 均一な模厚を得ることができること、下地との密着性が 良好であること、後続の導体膜の形成時における熱に耐 30 え得ることという条件を満たすものであれば、酸化シリ コン膜等他の絶縁膜を用いても良い。この場合は突起形 成のためのフォトリソグラフィ工程を別に設ける必要が ある。またポリイミドの場合、感光材料を添加すること により容易に核光性を持たせることができる。 すなわち 感光性材料を添加したポリイミド膜をスピンコート法に よって膜厚6μmとなるように塗布し、マスクを介して 露光し潜像を形成し、ヒドラジンによって現像し、ポリ イミド膜からなる突起15を形成するようにしてもよ 47

が、「0,000]また。前朝宝施例ではパンプはA!配線管

\$#...; + 1.25 H., + ... · · · · [] [] [] [] [] [] [] []

> タン 装置の大型化を防火工とができる。さらにこの物 合 保護膜 1.4 上ではなく直接A L 配線層 1.3 の上にポ リイミド槙からなる突起15を形成してもよいことはい

- 1 44 23 1

る領域を選択的に除去し、ポリイミド膜からなる突起!

5を焦成する。

7 * T . + T P . + 1

22

サラストによりたおうなお嫌をでないた。サットでも関して、サランとによれて保護機は4名を続きるようにしても

ì

5

よい。また保護膜を省略してもよい。

【0031】また、3層膜からなる導体膜については基板との密着性、導電性、リードフレームとの接続性を満足するものであればよいことはいうまでもない。

[0032]

【発明の効果】以上説明してきたように、本発明によれば、高さが均一なパンプを有し、電気的特性を良好に維持することのできる半導体装置を得ることができる。

【図面の簡単な説明】

- 【図1】本発明実施例の半導体装置を示す図
- 【図2】本発明実施例の半導体装置の製造工程図
- 【図3】本発明の他の実施例の半導体装置を示す図
- 【図4】木発明の他の実施例の半導体装置を示す図
- 【図 5】従来例の半導体装置を示す図
- 【図6】従来例の半導体装置を示す図
- 【符号の説明】
- 1 シリコン基板

2 絶縁膜

- 3 A 1 配線層
- 4 保護膜
- 5 めっき層 (パンプ)
- 6 シリコン突起部
- 7 Ti層
- 8 Cu層
- 9 Au層
- 1 1 シリコン基板
- 10 12 酸化シリコン膜
 - 13 A l 配線層
 - 14 保護膜
 - 15 突起(ポリイミド膜)
 - 17 Ti層
 - 18 Cu層
 - 19 Au*™*

(a) (B1) (B2) (B6)

(a) (B1) (B2) (B6)

-31 . -